【文 不雅察者网心智不雅察所】

一场围绕“韬（τ）定律”的争论，赶紧从半导体圈蔓延到汉文互联网。

事情本不复杂。不久前，华为在 IEEE ISCAS 2026 会议上正经发布“Tau Scaling Law（韬定律）”以及中枢技能“Logic Folding（逻辑折叠）”。在华为的界说里，这是一种区别于传统摩尔定律的新式芯片演进旅途：改日芯片性能擢升的关节，不再仅仅不断减轻晶体管，而是压缩芯片里面的“时分常数τ”，即信号在芯片里面传播所需要的时分。

随后，NVIDIA CEO在台北电脑展前夜继承采访时评价称，这对华为而言是一个紧要封闭，但对台积电并不组成真确威迫，因为访佛的3D堆叠、羼杂键合和先进封装技能，巨匠突出厂商仍是探索了好多年。

视频截图

这段表态很快激励争议。部分不雅点以为，黄仁勋“误读”了华为技能，因为 Logic Folding 并不等同于传统先进封装，它不是浅陋的“芯片堆叠”，而是更深层、更细粒度的芯片里面三维逻辑重构。致使有东谈主以为，黄仁勋是在特意淡化华为封闭的意旨。

但如果把视角拉回通盘这个词半导体产业的发展眉目，会发现，真确的问题并不在于黄仁勋“懂不懂”技能，而在于：后摩尔期间，芯片行业究竟会沿着什么宗旨接续演进。而在这个问题上，华为、台积电、英特尔、三星，其实正在缓缓走向兼并个大宗旨。

夙昔几十年，半导体产业最中枢的增长逻辑，是摩尔定律。通过不断减轻晶体管尺寸，在一样面积上塞入更多晶体管，从90nm、28nm、7nm一齐走到今天的3nm，推行上皆是“几何缩微”。但进入5nm之后，产业仍是越来越澄澈感受到传统缩放路子的穷苦。一方面，晶体管尺寸正在靠近物理极限，接续减轻会遇到走电流增多、功耗密度上涨以及制造复杂度急剧提高档问题；另一方面，更现实的问题是，先进制程成本正在指数级上涨。如今先进节点的研发插足仍是达到数百亿好意思元量级，而EUV光刻机单台价钱也达到数亿好意思元，通盘这个词行业皆在承受越来越高的本钱压力。

更关节的是，即使晶体管还能接续减轻，芯片性能擢升也启动遇到另一个瓶颈：互连延迟。

这是平时摧毁者很少细心，但半导体行业里面仍是征询多年的问题。今天的大型AI芯片，真确拖慢性能的，好多时候仍是不是晶体管自己，而是数据在芯片里面“跑得太远”。跟着晶体管数目暴增，芯片里面连线越来越复杂，导线长度增多后，RC寄收效应也会赶紧上涨。所谓RC延迟，推行上是互连电阻与寄生电容共同带来的信号传播邋遢。关于当代高性能芯片而言，互连延迟仍是占据举座时序瓶颈中的越来越高比例。

因此，通盘这个词行业夙昔十多年皆在念念考兼并个问题：如果接续减轻晶体管越来越穷苦，那么能不成换一种念念路，缩小数据传播旅途？

这其实即是华为“韬定律”的中枢逻辑。

华为建议，不再单纯追求晶体管尺寸减轻，而是通过压缩信号传播时分常数τ来擢升举座性能。浅陋贯通，即是尽可能让数据“少跑少量路”。这背后真确激励行业照料的，并不是“τ定律”这个名字，而是其具体已矣样子——Logic Folding。

夙昔传统芯片推敲，推行上是二维平面结构。逻辑门、电路单位、缓存、SRAM等，皆在硅片名义横向陈列。跟着鸿沟越来越大，芯片里面关节旅途不断拉长，信号需要在更长距离上传播。而 Logic Folding 试图作念的事情，是把这些原来平铺的逻辑结构进行三维化重构。

不错把它贯通为，传统芯片像是一座不断向外蔓延的平面城市，而 Logic Folding 则试图把城市“立体化”。原来横向传播几十微米的数据旅途，改日可能只需要通过垂直互连径直高下通讯。华为公开的信息露出，Logic Folding 使用了羼杂键合（Hybrid Bonding）技能，通过高密度铜-铜互连，将不同层的逻辑结构径直贯穿，从而权贵责问互连长度、减少RC寄生延迟，并擢升有用晶体管密度与能效。

按照华为露出的数据，首款取舍该架构的“麒麟2026”芯片，晶体管密度可擢升约53.5%，达到约238 MTr/mm²，接近早期3nm工艺区间，亚洲免费一级片同期部分高性能中枢能效擢升约41%。华为还建议，到2031年，其目的是已矣“1.4nm级等效密度”。

这里有一个非凡紧要、但好多报谈容易欺侮的观念：所谓“1.4nm级等效密度”，并不虞味着中国仍是领有真确的1.4nm制造工艺。它更多是通过三维集成、逻辑重构、空间专揽率擢升，已矣接近先进制程的晶体管密度成果，而不是在传统制程意旨上真确进入1.4nm节点。这两者之间有推行区别。真确的先进工艺，仍然触及EUV光刻、材料体系、晶圆工艺、良率戒指等齐全产业链智商。

那么，为什么部分东谈主会以为黄仁勋“误读”了华为技能？

中枢原因在于，黄仁勋把 Logic Folding 与传统3D封装、芯片堆叠放在兼并个技能框架里征询，而不少技能圈东谈主士以为，两者并不是一个层级。

传统先进封装，举例台积电 CoWoS、SoIC，英特尔 Foveros，推行上主如果 die 级堆叠，也即是把多个齐全芯片垂直集成，举例GPU与HBM之间的高带宽互连。而华为强调的 Logic Folding，则更像是逻辑单位级别的细粒度三维重构。它不是“芯片和芯片之间”的贯穿，而是试图真切到芯片里面逻辑结构自己。

从这个角度看，两边照实存在各异。华为致使特地强调“Folding不是Stacking”，试图与传统先进封装作念分离。

但问题在于，这是否意味着黄仁勋果然“看错”了？

谜底就怕并不是。

因为如果从巨匠半导体技能演进路子来看，华为的宗旨其实并非伶仃存在，而是通盘这个词行业夙昔十多年共同鼓吹的一条大趋势。

如果进一步细究，会发现TSMC、Intel、Samsung、Imec等企业或机构，推行上仍是围绕“后摩尔期间何如接续擢升密度和性能”蛊卦了一整套系统性的3D技能路子。只不外，这些路子散播在不同层级：有的是die/chiplet级堆叠，有的是晶体管级垂直化，还有一些则试图径直在单块硅片里面构建真确的三维逻辑结构。

而华为的 Logic Folding，推行上正处于这些技能旅途的交叉地带。

最早练习的是die/chiplet级3D集成，也即是今天市集仍是泛泛营业化的先进封装路子。

Intel 的 Foveros 和 TSMC 的 SoIC，是面前最具代表性的两条路子。

以 Intel Foveros 为例，它领先的念念路其实非凡径直：既然单块芯片越来越难制造，那么就把不同功能拆成多个 tile，再通过三维堆叠从头组合。Meteor Lake 仍是取舍了这一念念路，男女啪啪做爰高潮全过有多动症把 compute tile、GPU tile、SoC tile 中分离后再整合。真确紧要的变化，则发生在 Foveros Direct 阶段。Intel 启动从传统微凸点（micro-bump）迟缓转向 Cu-Cu Hybrid Bonding，也即是铜-铜羼杂键合。这么作念的意旨非凡大，因为传统 bump 间距频繁在几十微米量级，而 hybrid bonding 仍是进入10μm以下范围，互连密度出现数目级擢升。

这意味着芯片之间的贯穿，启动越来越接近“片上互连”的成果。夙昔die之间通讯像“跨城高速”，当今缓缓变成“同城区谈路”。数据搬运距离、功耗、延迟皆会澄澈下落。Intel 后续的 Clearwater Forest Xeon，则进一步把 Foveros、RibbonFET、PowerVia（后头供电）组合在全部，推行上仍是不再是单纯封装，而是架构、供电、晶体管和3D互连的举座协同。

TSMC 的 SoIC 路子，则是另一种更练习的工业化决策。

SoIC 的中枢一样是 Hybrid Bonding，但它比 Intel 更强调坐褥练习度与生态兼容性。夙昔几年，SoIC 的 bonding pitch 仍是从约9μm迟缓鼓吹到6μm，并推敲接续向更小间距演进。它支合手 face-to-face 的 logic-on-logic 堆叠，也支合手 memory-on-logic 结构。AMD 的 3D V-Cache，推行上即是 SoIC 的经典案例：通过把 SRAM 径直堆叠在 CPU 之上，大幅增多缓存容量，同期尽量责问延迟与功耗。

为什么 SoIC 在行业里意旨弘大？因为它第一次让“3D scaling”真确进入量产主流。夙昔摩尔定律期间，性能擢升主要依赖 transistor scaling；当今，TSMC 仍是明确把 CoWoS + SoIC 视为改日几年最中枢的 scaling 器具之一。某种意旨上，先进封装仍是从“扶直技能”升级为“主工艺路子”。

也正因为如斯，黄仁勋才会以为华为的宗旨，与台积电长久路子存在高度连气儿性。

不外，Logic Folding 与 SoIC、Foveros 又照实存在紧要区别。

Foveros、SoIC，推行上仍然主要属于 die/chiplet 级别的3D集成。它们治理的是“芯片与芯片之间”的贯穿问题。而华为强调的，则是进一步向芯片里面鼓吹，把3D重构真切到尺度单位、逻辑门致使关节旅途层面。

这时候，就必须谈到另一条更接近华为的技能路子：Monolithic 3D。

Monolithic 3D，也叫单片3D集成，它与传统堆叠最大的不同，在于它不是把仍是制造完成的die再堆起来，而是径直在兼并块硅片上司法制造多层活跃器件。

浅陋说，传统3D封装像“楼房拼装”，而 Monolithic 3D 更像“原地盖楼”。

它最大的上风，是不错已矣极高密度的垂直互连。由于上基层器件径直在兼并晶圆里面酿成，互连距离远小于 TSV 或 micro-bump，延迟和功耗表面上皆会进一步下落。

这一宗旨其实仍是商量好多年。Imec、Stanford、MIT、Samsung 等机构皆有纷乱原型商量。举例 SkyWater 与 Stanford/MIT 配合的宗旨，尝试把碳纳米管 FET 与 RRAM 径直堆叠在 CMOS 之上，用于 AI 推理架构商量。一些实验终结露出，在特定场景下，这类架构具备权贵擢升能效与糊涂量的后劲。

Intel 也长久把 Monolithic 3D 视为改日 sub-2nm 期间的紧要宗旨之一。因为接续减轻晶体管的边缘收益越来越低，独一进一步缩小互连距离，才气接续擢升系统着力。

但 Monolithic 3D 到今天仍未真确直鸿沟商用，原因也很现实。

最浩劫点是热。

由于表层晶体管必须在仍是存在的底层器件上接续制造，工艺温度受到严格死心。高温会毁伤基层结构，因此好多传统高性能工艺无法径直使用。此外，多层活跃器件重叠后，散热与应力管制也会变得极其复杂。

从某种经由上说，华为的 Logic Folding，更像是“推敲驱动的细粒度3D化”。它莫得富有进入真确意旨上的 sequential transistor fabrication（司表率晶体管制造，是接下来要说的CFET的一种3D堆叠制造决策，不同于单片式），而是专揽先进封装与高密度互连，在推敲层面已矣访佛成果。

也即是说，华为并莫得透澈跳出洋际主流技能体系，而是在现存工艺受限条款下，把“细粒度3D化”鼓吹得更激进。

再往下一层，则是今天巨匠半导体公司皆在押注的CFET。

如果说 SoIC、Foveros 照旧“芯片级立体化”，Monolithic 3D 是“晶圆级立体化”，那么 CFET 仍是进入“晶体管级立体化”。

它的中枢念念想，是把原来横向陈列的 NMOS 与 PMOS 晶体管，改成高下堆叠。

传统 CMOS 结构里，nFET 与 pFET 是并列扬弃的；而 CFET 则把它们垂直叠在兼并个 footprint 内，从而权贵擢升密度，并减少局部互连长度。

这一宗旨，被好多业内东谈主士视为 GAA（Gate-All-Around）之后真确意旨上的下一代晶体管架构。

TSMC 已展示过基于CFET结构的测试电路与SRAM干系原型，Samsung 与 IBM 也建议了 Monolithic Stacked FET 等结构，用于缓解高宽比与制造复杂度问题。Intel 面前的 RibbonFET，则被视为改日向CFET演进的紧要基础。

值得细心的是，CFET 与华为 Logic Folding 之间，其实并不是竞争关系，而是可能互补。

因为 Logic Folding 更偏向逻辑结构与旅途重构，而 CFET 则属于更底层的晶体管已矣样子。改日表面上富有可能出现“CFET + Logic Folding”辘集的体系。

从通盘这个词产业视角看，今天巨匠头部半导体公司的技能路子，其实仍是越来越澄澈。

TSMC 的上风在于“全体系突出”：先进制程、先进封装、羼杂键合、CFET 原型同期鼓吹，何况 SoIC 仍是酿成练习营业生态。Intel 则试图通过 Foveros + RibbonFET + PowerVia 蛊卦新的系统级闭环，在数据中心市集从头争夺主动权。Samsung、Imec 等则在更激进的前沿结构上合手续插足。

而通盘这些路子，背后皆指向兼并个趋势：改日芯片行业不再仅仅二维制程缩放，而是晶体管、互连、封装、架构、EDA、系统协同共同组成的“3D系统工程”。

Hybrid Bonding 之是以被反复说起，也正因为它仍是成为这个期间最关节的底层使能技能之一。

因此，黄仁勋所谓“行业早就在作念访佛宗旨”，绝非一句蜻蜓点水的辞令，其实有明确技能布景复古。

华为真确特殊的地点，在于它是在受死心程条款下，把这些原来主要办事于先进制程的3D念念路，“内化”进了自身架构体系。换句话说，TSMC、Intel 更多是在“先进制程基础上接续向3D蔓延”；而华为则是在“制程受限情况下，用3D化弥补制程差距”。

这亦然为什么，Logic Folding会显得格外激进。

因为它不仅是封装技能，更像是一种“压力环境下的系统优化路子”。

但与此同期，它也依然需要面临通盘这个词行业共同面临的问题：良率、散热、EDA复杂度、应力管制、成本，以及真确直鸿沟量产后的放心性。

是以，以今天的视角看，更合理的说法应该是：

华为莫得富有创造一条全新范式，但在巨匠仍是酿成的后摩尔技能海浪中，把“细粒度3D重构”鼓吹到了一个更具战术意味的位置。

改日真确的竞争，也很可能不是哪一种路子透澈取代另一种，多条3D旅途将会长久并存、相互交融。

本文系不雅察者网独家稿件，著作内容老练作家个东谈主不雅点，不代表平台不雅点，未经授权，不得转载，不然将讲求法律累赘。照料不雅察者网微信guanchacn，逐日阅读真谛著作。